О РЕЗЕРВИРОВНИИ ЛОГИЧЕСКИХ ФУНКЦИЙ НА УРОВНЕ ТРАНЗИСТОРОВ

Sergey Feofentovich Tyurin, Anton Nikolaevich Kamenskih


Аннотация


В самосинхронных схемах используется два канала для передачи данных и специальные индикаторы, фиксирующие завершение переходных процессов. При классических способах обеспечения отказоустойчивости следствием отказа будет потеря не только канала с отказом, но и связанного с ним парафазного, а так же их индикатора. Поэтому для самосинхронных схем необходимо создание собственных методов повышения надежности, которые конечно должны учитывать возможности самосинхронной архитектуры. Анализируется резервирование путём учетверения на уровне КМДП транзисторов на примере самосинхронного двоичного сумматора. Показывается, что при таком резервировании цепочек транзистров длиной более двух необходимо выполнять декомпозицию схемы сложения по модулю два (исключающее ИЛИ) в связи с ограничением в КМДП схемах, запрещающих использование последовательного соединения более чем четырёх транзисторов. Оцениваются аппаратные затраты и вероятность безотказной работы для различных реализаций самосинхронного полного сумматора. Развитие технологического процесса производства микросхем делает резервирование транзисторных цепочек более привлекательным, так как ослабляет ограничения проектирования.

Ключевые слова


САМОСИНХРОНИЗАЦИЯ; ДВОИЧНЫЙ СУММАТОР; КМДП ТРАНЗИСТОР; ОТКАЗОУСТОЙЧИВОСТЬ; ИЗБЫТОЧНЫЙ БАЗИС - ФУНКЦИОНАЛЬНО-ПОЛНЫЙ ТОЛЕРАНТЫЙ БАЗИС - ФПТ; ЛОГИКА С СОГЛАСОВАНИЕМ НУЛЕМ

Литература


Varshavsky V.I. et al. Self-timed Control of Concurrent Processes. 1990.

Степченков Ю.А., Петрухин В.С., Дьяченко Ю.Г. Опыт разработки самосинхронного ядра микроконтроллера на базовом матричном кристалле//Нано-и микросистемная техника. 2006. №. 5. С. 29-36.

Baz A. et al. Self-timed SRAM for energy harvesting systems//Integrated Circuit and System Design. Power and Timing Modeling, Optimization, and Simulation. -Springer Berlin Heidelberg, 2011. С. 105-115.

Zhou, Liang, and Scott C. Smith. “Standby Power Reduction Techniques for Asynchronous Circuits with Indeterminate Standby States.” International Conference on Computer Design (CDES). 2011.

Степченков Ю. А. и др. Самосинхронный вычислитель для высоконадежных применений//Всероссийская научно-техническая конференция» Проблемы разработки перспективных микро-и наноэлектронных систем (МЭС)». Сборник трудов. -Институт проблем проектирования в микроэлектронике РАН, 2010. № 1.

Reese, Robert B., Scott C. Smith, and Mitchell A. Thornton. “Uncle-An RTL Approach to Asynchronous Design.” Asynchronous Circuits and Systems (ASYNC), 2012 18th IEEE International Symposium on. IEEE, 2012.

Тюрин С.Ф. Логические элементы с избыточным базисом. Вестник Пермского университета. Серия: Математика. Механика. Информатика. 2013. № 4. С. 42-59.

Tyurin S.F. Retention of functional completeness of Boolean functions under “failures” of the arguments (1999) Automation and Remote Control 60 (9 PART 2). Р. 1360-1367.

Tyurin S.F., Grekov A.V., Gromov O.A. The principle of recovery logic FPGA for critical applications by adapting to failures of logic elements (2013) World Applied Sciences Journal 26 (3). Р. 328-332 doi: 10.5829/idosi.wasj.2013.26.03.13474 DOI: 10.5829/idosi.wasj.2013.26.03.13474

Tyurin S.F., Gromov O.A. A residual basis search algorithm of fault-tolerant programmable logic integrated circuits (2013) Russian Electrical Engineering 84 (11). Р. 647-651 doi: 10.3103/S1068371213110163 DOI: 10.3103/S1068371213110163




DOI: https://doi.org/10.12731/wsd-2014-10-18

Ссылки

  • На текущий момент ссылки отсутствуют.


Bookmark and Share


(c) 2016 В мире научных открытий



ISSN 2658-6649 (print)

ISSN 2658-6657 (online)

HotLog Яндекс цитирования